D.Blog v5.0

1. ARM Register Set과 Mode
     - ARM9, 11의 경우 32-bit 범용 Register가 31개, 상태 Register가 6개 존재합니다.
       Mode는 총 7가지의 Mode(Supervisor, System, User, FIQ, IRQ, Abort, Undefined)를 갖는데,
       System Mode와 User Mode는 같은 Register를 사용하기 때문에 상태 Register가 6개가 됩니다.

     - Cortex A8의 경우는 기존 시스템에서 Monitor Mode가 하나 더 추가되어 해당 Mode를 위한
       Register 3개(SPSR, SP, LR)가 추가되어 총 40개의 Register로 구성됩니다.

     2.4 Java State bit:(T=1일 때) J=0; Thumb state / J=1; ThumbEE state
     2.5 GE[3:0]: 수행 결과의 각각의 half word 도는 byte에 대해서 크거나 같음을 지시함.
     2.6 E: Load/store Endianness를 제어하는 bit, ‘CFGEND0’ 입력을 사용해서 reset에서 초기화 할 수 있음.
     2.7 A: 자동적으로 ‘1’로 set되고 Imprecise data aborts를 불가능하게 할 때 사용함.
     2.8 Control Bits: I: Interrupt Disable bits   /   F: FIQ Disable bits   /   T: Thumb  동작 mode
             M[4:0]: 동작 모드 값, b10000(User), b10001(FIQ), b10010(IRQ), b10011(SVC), b10111(ABT)
                                            b11011(UND), b11111(SYS), b10110(MON)

3. Exception 우선순위
     (높음) Reset(1) > Precise data Abort(2) > FIQ(3) > IRQ(4) > Prefetch Abort(5)
               > Imprecise data Abort(6) > BKPT, Undefined Instruction, SVC, SMC(7) (낮음)

<참고자료>
  - Cortex-A8 Technical Reference Manual - ARM Information Center(ARM DDI 0344J):
    http://infocenter.arm.com/help/topic/com.arm.doc.ddi0344j/DDI0344J_cortex_a8_r3p2_trm.pdf
  - ARM Developer Suite Version 1.2 Developer Guide(ARM DUI 0056D):
    http://infocenter.arm.com/help/topic/com.arm.doc.dui0056d/DUI0056.pdf
  - ARM Technical Support Knowledge Articles: Use of MRS and MSR instructions
    http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.faqs/ka3724.html

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.

회로를 다 그린 후에 Simulation 결과를 문서나 그림으로 저장하는 것에 관해서
간단한 Tip을 알려드리려고 합니다.

기본 설정을 사용한다는 가정하에 Simulation 결과 화면을 보면 검은색 배경에
흰색 글씨로 결과가 나오게 됩니다.
이 화면을 직접 캡쳐할 경우 배경이 검정색이기 때문에 인쇄할 경우 가독성이 낮습니다.

일부 사용자들은 캡쳐 후 색반전을 통해 바꾸기도 합니다.
이 경우 글자나 그리드가 진한 검정색으로 나오지 않고,
그래프의 색이 잘 쓰이지 않는 색으로 변하게 됩니다.

Window -> Copy to Clipboard 메뉴를 통해 캡쳐하여 문서에 넣는 방법을 추천드립니다.
이렇게 할 경우 배경색이 자동으로 변환되는 결과를 얻을 수 있습니다.

여기에서 중요한 것이 한가지 있습니다.
설정을 아래와 같이 체크를 해주셔야 합니다.
배경색을 투명하게 해주고, 그리드는 흰색을 검정색으로 바꿔줘야 합니다.

같은 캡쳐 결과를 워드에 넣은 경우와 한글에 넣은 경우의 차이를 캡쳐해보았습니다.
Word에 넣은 결과를 위에 색반전한 결과와 비교해보면,
그리드와 글자가 진한 검정색인 것을 알 수 있습니다.
그리고 그래프에 사용된 색이 그대로 유지되어 보기에도 더 좋은 것 같습니다.

이와 같이 차이가 나는 것은 ms계열의 붙여넣기 기능이 다른 프로그램과 다르기 때문입니다.
비슷한 예를 들면 포토샵에서 작업하던 이미지를 복사해서 한글로 붙여넣을 경우
이미지로 완전히 변환이 되어 들어가지만, word에 넣을 경우 더블클릭시
바로 포토샵과 연결되는 것을 볼 수 있습니다.

"나는 워드에 넣고 다시 한글에 넣는 것이 귀찮다."
"아예 검정색 결과물을 흰색으로 바꿀수는 없을 까?"
위와 같은 질문을 할 수도 있기에 한 가지 방법을 더 알려드리겠습니다.

Orcad가 설치된 폴더로 이동한 후에 pspice 폴더에 들어갑니다.
폴더안에 pspice.ini파일을 메모장으로 열고,
"[PROBE DISPLAY COLORS]" 이 항목 내에서
BACKGROUND = BRIGHTWHITE
FOREGROUND = BLACK
위와 같이 고쳐주시면 흰색으로 바뀐 결과를 바로 볼 수 있습니다.

사실 저도 처음에 word를 이용한 방법을 쓰기전에 이 방법을 찾았었고,
실제로 그렇게 사용해봤지만, 컴퓨터에서 그래프를 볼 때는 흰색보다는 검정색이
눈에 피로감을 덜 주는 것 같아서...현재는 word를 사용하고 있습니다.

<추가 팁> 캡쳐를 할 때 창의 크기를 자신이 원하는 크기와 비슷하게 조절 후 해야 가독성이 좋습니다.
그래프의 경우 크기가 변하여도 큰 문제가 되지 않지만, 글자의 경우 큰 그림을 강제로 줄이게 되면
알아볼 수 없습니다. 따라서 창의 크기를 먼저 조절한 후에 캡쳐하시기 바랍니다.

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.

#define SYSTEM_CLK   (16000000L) #define ComputeBaud(baud)  (unsigned int)(((SYSTEM_CLK / 16) / (baud)) - 1) #define UBRRxH(baud)   (unsigned char)((ComputeBaud(baud)>>8)&0xFF) #define UBRRxL(baud)   (unsigned char)((ComputeBaud(baud))&0xFF) #define UART0_BAUD   9600  // PC   <-> AVR #include <stdio.h> #include <avr/interrupt.h> #include <util/delay.h> #include "clcd.h" unsigned int time_count = 0; unsigned char string_time[16]; unsigned char sec, min, hour = 0; void uart0_init(void) {  unsigned char dummy;  UBRR0H = UBRRxH(UART0_BAUD);  UBRR0L = UBRRxL(UART0_BAUD);  UCSR0A = 0x00;  // 1x  UCSR0B = 0x98;  // RxInt=EN  UCSR0C = 0x06;  // data 8bit  dummy  = UDR0;  // UDR0 clear } void init_Timer(void) {  TCNT0 = 0x06;  // Counter0 Start: 6  TCCR0 = 0x04;  // 64/16 = 4us  TIMSK = 0x01;  // TCNT0 EN } void init(void) {  // CLCD Display Setting  init_LCD();    // LCD Initialize // usart initialize  uart0_init(); // Timer Setting  init_Timer(); } // Timer0 Interrupt SIGNAL(SIG_OVERFLOW0) {  TCNT0 = 6; // 256-6 = 250 count = 1ms  if(++time_count == 1000) // at 1s  {   sec++;   if(sec==60)   {    sec = 0;    min++;    if(min==60)    {     min = 0;     hour++;     if(hour==24)     {      hour = 0;     }    }   }   time_count = 0;  } } // UART0 Rx ISR - AVR <- PC SIGNAL(SIG_UART0_RECV) {  unsigned char RxChar;  RxChar = UDR0;    switch(RxChar)  {   case 'h': // Keyboard 'h' hour+1   {    hour++;    if(hour==24)     hour = 0;    break;   }   case 'm': // Keyboard 'm' min+1   {    min++;break;    if(min==60)     min = 0;    break;   }  } } //------------------------------ Main Function -------------------------------- int main(void) {  cli();  //Interrupt Disable  init(); //Initialize  sei();  //Interrupt Enable  char string1[16] = "Digital Clock";  char string2[16] = "Set by UART0 h,m";  string_out(0x80, string1); // 출력문자열  string_out(0xC0, string2);  while(1)  {   sprintf(string2," TIME: %u%u:%u%u:%u%u ",hour/10,hour%10,min/10,min%10,sec/10,sec%10);   string_out(0xC0,string2);  } }

clcd.h

clock.c

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.

Carry Look-ahead Adder(캐리 예측 덧셈기)
 전가산기를 이용한 Ripple Carry Adder는 많은 bit의 연산을 하려고 할 때
지연되는 시간이 길어지는 단점을 갖는다.
 CLA(Carry Look-ahead Adder)의 경우는 carry의 발생을 bit입력시
바로 계산하여 시간의 지연 없이 바로 덧셈연산을 수행할 수 있는 장점을 갖는다.
 * 참고: http://en.wikipedia.org/wiki/Carry_lookahead_adder

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.

`timescale 1ns / 1ps ////////////////////////////////////////////// // 2's Complement, Absolute Unit Design ////////////////////////////////////////////// //2's Complement Unit module twos_com(ref_data_8bit,com_out);    input [7:0] ref_data_8bit; // 8bit input unsigned number    output [15:0] com_out;  // 16bit output signed number    // 8bit input is 1's complement -> +1 => 2's complement    // and then 8bit is extend to 16bit    assign com_out = {11111111, ~ref_data_8bit+1}; endmodule // Absolute Unit module abs_mode(abs_in, abs_out);    input [9:0] abs_in;   // absolute unit input 10bit    output [9:0] abs_out;  // absolute unit output 10bit    //if abs_in MSB is '0' then abs_in = positive    //   abs_in MSB is '1' then abs_in = negative    assign abs_out = abs_in[9]?~(abs_in-1):abs_in; endmodule
2의 보수를 만드는 Unit의 경우 부호가 없는 8bit의 데이터를 입력받은 후
1의 보수를 취하기 위해 ~ 연산을 수행하였다.
그 뒤에 1을 더하여 2의 보수를 구하고 그 결과를 16bit로 확장하기 위해 { 비트1, 비트2 }로 묶었다.

절대값을 취하는 Unit의 경우 입력받은 데이터는 10bit의 signed number이다.
따라서 입력한 bit가 양수인지 음수인지 파악하기 위해 최상위 비트(MSB)값에 대한 조건문을 추가한다.
그 값이 참일 경우 음수임을 의미하므로, 1을 빼고 1의 보수를 취해서 양수로 만들어준다.
MSB가 0인 경우 양수이므로, 입력받은 데이터를 그대로 출력한다.

< 2's Complement Unit Simulation Result >

< Absolute Unit >

more..

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.

`timescale 1ns / 1ps //////////////////////////////////////////////////////// // 4Bit Ripple Carry Adder Design //////////////////////////////////////////////////////// // 4bit Ripple Carry Adder module module FBit_RCA(i_a, i_b, c_in, o_sum, c_out);  // Inputs  input [3:0] i_a, i_b;  input c_in;    // Outputs  output [3:0] o_sum;  output c_out;  // inside carry  wire [2:0] c_temp;  // Full Adder Module  FA fa1(.i_a(i_a[0]), .i_b(i_b[0]), .c_in(c_in),      .o_sum(o_sum[0]), .c_out(c_temp[0]));  FA fa2(.i_a(i_a[1]), .i_b(i_b[1]), .c_in(c_temp[0]),       .o_sum(o_sum[1]), .c_out(c_temp[1]));  FA fa3(.i_a(i_a[2]), .i_b(i_b[2]), .c_in(c_temp[1]),       .o_sum(o_sum[2]), .c_out(c_temp[2]));  FA fa4(.i_a(i_a[3]), .i_b(i_b[3]), .c_in(c_temp[2]),       .o_sum(o_sum[3]), .c_out(c_out));   endmodule // Half Adder module module HA(i_a, i_b, o_sum, c_out);  input i_a, i_b;  // input a, b  output o_sum, c_out; // output sum, carry    assign o_sum = i_a^i_b; // sum result  assign c_out = i_a&i_b; // carry result endmodule // Full Adder module module FA(i_a, i_b, c_in, o_sum, c_out);  input i_a, i_b, c_in;// input a, b, carry_in  output o_sum, c_out; // output sum, carry    wire w_out1,w_out2,w_sum1; // inside carry, sum    // Half Adder module  HA ha1(.i_a(i_a), .i_b(i_b), .o_sum(w_sum1), .c_out(w_out1));  HA ha2(.i_a(w_sum1), .i_b(c_in), .o_sum(o_sum), .c_out(w_out2));  assign c_out = w_out2|w_out1; // Final carry out endmodule
반가산기 모듈을 이용해서 전가산기를 만들었다.(2개의 반가산기와 OR gate를 결합)
전가산기 4개를 직렬로 구성하여 4bit Ripple Carry Adder를 만들게 된다.
아래 그림은 Test Bech를 이용한 Simulation결과이다.

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.

% Feedback Control of Dynamic Systems, 5e - Fig. 5.18 close all, clear, clc num=1; den=conv([1,2,0],[1,2,5]); sys=tf(num,den); figure('name','Poles and Zeros') hold on pzmap(sys) plot([-2,0],[0,0],'b','linewidth',2) axis([-4,1,-3,3]) title('Zeros and Poles: L=1/s(s+2)[(s+1)^2+4)','fontsize',11) plot([-4,1],[-3,2],'r:') plot([-4,1],[3,-2],'r:') plot([-1,-1],[-2,2],'b','linewidth',2) plot(0,1.58,'mo') plot(0,-1.58,'mo') plot(-1,0,'ko') plot(-1,-1.22,'ko') plot(-1,1.22,'ko') figure('name','Root-Locus') rlocus(sys); axis([-4,1,-3,3]) set(gca,'xtick',[-4:1]); Z=0:0.1:4; W=1:1:5; sgrid(Z,W) title('Root locus: L=1/s(s+2)[(s+1)^2+4)','fontsize',11) *참고: Feedback Control of Dynamic Systems 5E

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.