D.Blog v5.0

`timescale 1ns / 1ps ‮//////////////////////////////////////////‭ // 2's Complement, Absolute Unit Design ‮//////////////////////////////////////////‭ //2's Complement Unit module twos_com(ref_data_8bit,com_out);    input [7:0] ref_data_8bit; // 8bit input unsigned number    output [15:0] com_out;  // 16bit output signed number    // 8bit input is 1's complement -> +1 => 2's complement    // and then 8bit is extend to 16bit    assign com_out = {11111111, ~ref_data_8bit+1}; endmodule // Absolute Unit module abs_mode(abs_in, abs_out);    input [9:0] abs_in;   // absolute unit input 10bit    output [9:0] abs_out;  // absolute unit output 10bit    //if abs_in MSB is '0' then abs_in = positive    //   abs_in MSB is '1' then abs_in = negative    assign abs_out = abs_in[9]?~(abs_in-1):abs_in; endmodule
2의 보수를 만드는 Unit의 경우 부호가 없는 8bit의 데이터를 입력받은 후
1의 보수를 취하기 위해 ~ 연산을 수행하였다.
그 뒤에 1을 더하여 2의 보수를 구하고 그 결과를 16bit로 확장하기 위해 { 비트1, 비트2 }로 묶었다.

절대값을 취하는 Unit의 경우 입력받은 데이터는 10bit의 signed number이다.
따라서 입력한 bit가 양수인지 음수인지 파악하기 위해 최상위 비트(MSB)값에 대한 조건문을 추가한다.
그 값이 참일 경우 음수임을 의미하므로, 1을 빼고 1의 보수를 취해서 양수로 만들어준다.
MSB가 0인 경우 양수이므로, 입력받은 데이터를 그대로 출력한다.

< 2's Complement Unit Simulation Result >

< Absolute Unit >

more..

크리에이티브 커먼즈 라이센스

이 저작물은 크리에이티브 커먼즈 코리아 저작자표시-비영리-변경금지 2.0 대한민국 라이센스에 따라 이용하실 수 있습니다.