ARM Register 구성 및 mode
- Posted at 2010/02/01 10:39
- Filed under 전자 공학/Embedded
1. ARM Register Set과 Mode ![]() ![]() 2.1 Condition code Flag N: Negative/Less than / Z: Zero / C: Carry/Borrow/Extend / V: Sticky overflow 2.2 Q Flag: Set the Sticky Overflow, 특정한 곱셈과 분수 산술 명령에서 ‘1’로 Set 2.3 IT execution state bits: IT[7:5] - 현재의 IT blcok의 기본 조건 코드(base condition code)를 encode, 활성화 IT block이 없을 때 b000 IT[4:0] - 조건적으로 수행될 명령의 수를 encode, 각각의 조건은 base condition code 또는 base condition code의 반전 값 * Processor가 IT 명령을 수행할 때 명령의 조건에 따라 값이 set 되고, IT block을 수행하는 동안 IT[4:0]의 값이 shift. 2.4 Java State bit:(T=1일 때) J=0; Thumb state / J=1; ThumbEE state 3. Exception 우선순위 <참고자료> |
"Embedded" 카테고리의 다른 글
- PCSpim - MIPS Simulator - 2009/09/22
- ARM Assembly 명령어 정리 - 2010/01/20
- ARM Register 구성 및 mode - 2010/02/01
- AVR을 이용한 CLCD 출력 - 2009/04/27
- AVR과 CLCD를 이용한 디지털시계 - 2009/05/15
Posted by downright
- Tag
- ARM, Register, 구성, 임베디드
- Response
- No Trackback , No Comment


















