Tagged: pspice

PSpice Simulation 결과 캡쳐 Tip 3

PSpice Simulation 결과 캡쳐 Tip

회로를 다 그린 후에 Simulation 결과를 문서나 그림으로 저장하는 것에 관해서간단한 Tip을 알려드리려고 합니다.기본 설정을 사용한다는 가정하에 Simulation 결과 화면을 보면 검은색 배경에흰색 글씨로 결과가 나오게 됩니다.이 화면을...

0

Counter Simulation

< 6bit Shift Register > < Q0와 Q1을 ‘1’로 Preset 한 후 Shift Right 확인 > < Count Up/Down Counter > < UD 값이 ‘1’이면 Count-Up, ‘0’이면 Count-Down...

3

Latch & Flip-Flop Simulation

< R-S Latch 회로 >< R-S Latch 출력 파형 >위 출력에서 주의깊게 봐야할 부분은 처음 부분으로,R과 S가 모두 ‘0’이면 Q와 QN 모두 ‘1’이 된다는 사실이다.그리고, ’00’에서 ’11’로 바뀌게...

0

Multiplexer and DeMultiplexer

< Gate로 구현된 4×1 Multiplexer > < 74HC153 : Dual 4-input Multiplexer > < 출력 파형 > < Gate로 구현된 1×4 DeMultiplexer > < 출력 파형 > <...

0

Schmitt Trigger IC Threshold Voltage

< 74HC14 출력을 Analog로 Simulation하기 위한 회로 > < 출력 파형 – XY 모드 > < 출력 파형 – Time 모드 >IC의 출력에 Probe를 연결하게 되면 출력이 Digital로...

Spice Library for simulation in Sedra 0

Spice Library for simulation in Sedra

1.  sedra_lib.olb : contains the symbols for the parts 2711364514.olb2.  sedra_lib.lib  : contains the SPICE netlist associated with each symbol5237840991.lib SPICE examplesA wizard will install the Capture Schematics,...