Latch & Flip-Flop Simulation
< R-S Latch 회로 >< R-S Latch 출력 파형 >위 출력에서 주의깊게 봐야할 부분은 처음 부분으로,R과 S가 모두 ‘0’이면 Q와 QN 모두 ‘1’이 된다는 사실이다.그리고, ’00’에서 ’11’로 바뀌게...
Category: Pspice
Multiplexer and DeMultiplexer
< Gate로 구현된 4×1 Multiplexer > < 74HC153 : Dual 4-input Multiplexer > < 출력 파형 > < Gate로 구현된 1×4 DeMultiplexer > < 출력 파형 > <...
4 Bit Serial Adder
< 4 Bit Serial Adder >< A = ‘0010’, B=’0011′ 일 때 Serial Adder로 계산한 결과 ‘00000101’>
Adder and Subtracter with IC
< Half Adder 회로도 >< Half Adder 출력 파형 >< Full adder 회로도 >< Full adder 출력 파형 >< Half subtracters 회로도 >< Half subtracters 출력 파형 ><...
Schmitt Trigger IC Threshold Voltage
< 74HC14 출력을 Analog로 Simulation하기 위한 회로 > < 출력 파형 – XY 모드 > < 출력 파형 – Time 모드 >IC의 출력에 Probe를 연결하게 되면 출력이 Digital로...
74 Series Basic gate Simulation
1. AND Gate – 74HC08 2. OR Gate – 74HC323. XOR Gate – 74136(with Open Collector output)<참고> X와 Y입력은 Stim1소자를 이용하고 두 입력의 모든 경우를살펴보기 위해 시간 설정을...
MOSFET Simulation – Differential Amp with Active Load
< 능동 부하를 갖는 차동 증폭기 >< 소신호 등가 회로 >< 원래 회로(□,◇)와 소신호 회로(○,X)의 전압 출력 비교>< 출력 신호의 이득 곡선 >< 소신호 회로의 근소화 후 회로...
