Blog with wordpress
[code]`timescale 1ns / 1ps//////////////////////////////////////////////// 2’s Complement, Absolute Unit Design////////////////////////////////////////////////2’s Complement Unitmodule twos_com(ref_data_8bit,com_out); input [7:0] ref_data_8bit; // 8bit input unsigned number output [15:0] com_out; // 16bit output signed number ...
[code] `timescale 1ns / 1ps // 4Bit Ripple Carry Adder // 4bit Ripple Carry Adder module module FBit_RCA(i_a, i_b, c_in, o_sum, c_out); // Inputs input [3:0] i_a, i_b;...
1. – Root Locus는 Pole에서 출발해서 Zero에서 끝난다. – Pole의 수가 Zero의 수보다 많은 경우 나머지는 발산한다. (Parameter K는 0부터 무한대 까지의 값을 갖는다.)2. –...
< D/A Converter >7490 – Decade and Binary Counter7404 – Hex Inverter, 7405 – Hex Inverter(Open drain)< 출력 파형 >
< 2 Bit RAM Circuit >OE0, OE1 – Output Enable Bit 0, Bit 1IN0, IN1 – Input Bit 0, Bit 1WR0 – Write ‘0’, WR1 – Write ‘1’–...
< Front Panel >Offset 값은 상수로 2.5로 지정하였고, 진폭을 2.5로 해서 0, 5V 신호를 만들어주었다.주파수에 대한 Sampling은 실제 주파수에 10배 이상으로 해야 원하는 파형의 모습을관찰할 수 있고, Sample...
< 2단 2진 카운터 회로 및 출력 파형 >< 3진 카운터 회로 및 출력 파형 >< Decimal to Excess-3 Encoder 회로 및 출력 파형 >
